Présentation de l’article "Dynamic Reconfiguration of Deep Neural Networks for Resource-Constrained FPGA Edge Accelerators" lors de l’atelier "Excellence in Artificial Intelligence and Edge Computing" de la conférence HIPEAC 2025
Date: 20 janvier 2025
Evènement: Interventions CETIC ⊕
Expertises:
Evolutivité des systèmes embarqués et réseaux IoT ⊕
A propos du projet: dAIEDGE ⊕
HiPEAC est un réseau de près de 2 000 chercheurs de renommée mondiale en systèmes informatiques, représentants de l’industrie et étudiants. Les domaines de concentration et d’intégration incluent les dépendances critiques pour la sécurité, la cybersécurité, l’efficacité énergétique et l’apprentissage automatique.
La conférence HiPEAC 2025 s’est tenue à Barcelone, en Espagne. Des ateliers associés, des tutoriels, des sessions spéciales, plusieurs grandes sessions de posters et une exposition industrielle se sont déroulés en parallèle de la conférence.
Le CETIC a participé à l’atelier "Excellence in Artificial Intelligence and Edge Computing " ] organisé et soutenu par le réseau d’excellence européen dAIEdge ont présenté ensemble l’article qu’ils ont rédigé, intitulé "Dynamic Reconfiguration of Deep Neural Networks for Resource-Constrained FPGA Edge Accelerators".
Cet article propose une solution pour relever les défis de la mise en œuvre du calcul Edge AI sur les SoC FPGA. Cette solution combine les techniques d’orchestration du CETIC et le cadre de conception DNN DeepEdgeSoC du DFKI.
L’orchestration consiste à basculer les DNN en reprogrammant la logique en fonction de l’étape opérationnelle de l’application exécutée sur le processeur. DMWay , le middleware du CETIC pour la construction d’applications Edge Computing, offre, entre autres fonctionnalités, l’orchestration des tâches. DMWay permet de le mettre en œuvre simplement, par configuration.